コンピュータアーキテクチャ分野

lab3_kuis_p_012010年にはチップ上に10億個のトランジスタが集積されるといわれている.値再利用,分岐予測の高精度化,時間余裕度を考慮した演算器スケジューリングなどによる高速化方式,およびパイプラインステージ統合による省電力化などを中心に次世代マイクロプロセッサの構成方式の研究を進めている.また,附属病院の医療情報部と連携して,超高速マルチフィジクス(流体力学+構造力学)数値計算,可視化およびリアルタイム対話能力を兼備した,並列コンピュータをクラスタを用いて開発し,手術シミュレーションシステムの構築を図る.手術中での破断など構造変化を伴う系での数値計算法,ネットワーク遅延の隠蔽方式などの研究も進めている.

教員

  • 教授:高木 直史
  • 助教:安戸 僚汰

研究内容

超高速プロセッサアーキテクチャの研究

  • 配線遅延を考慮した命令発効機構の高速化
  • 区間再利用・並列事前実行による高速化

超高速仮想体験型シミュレータの研究

  • 並列シミュレーション方式の研究
  • 並列グラフィックスシステムの研究
lab3_kuis_p_02

研究室ウェブサイト

http://www.lab3.kuis.kyoto-u.ac.jp/